Limitare il Worst-Case Execution Time nei moderni ECU multi-core

Metodologie per l'analisi statica del codice, contesa di cache e prove formali di schedulabilità per la certificazione ISO 26262 ASIL-D.

Arm MPAM e partizionamento della cache

Quando container Linux e RTOS condividono la cache L3, i carichi non critici possono invalidare dati critici. Arm MPAM assegna porzioni di cache dedicate garantendo la latenza.

Regolazione della banda del bus di memoria

Anche con cache isolate, accessi simultanei alla DRAM possono causare starvation. La regolazione hardware della banda limita i core non critici quando si superano i limiti.

Esplora il portafoglio di domini