最新の SDV は自動運転スタックとゾーン制御を同一シリコン上で実行します。本記事では計算密度を損なうことなく厳格な遅延境界を確立するハードウェア分離技術を深掘りします。
異機種 SoC は高性能アプリケーションコアとロックステップ安全コアを統合しています。決定論的挙動を担保するには物理メモリチャネルの分離、専用 DMA の割り当て、NoC 上でのハードウェアファイアウォール配置が不可欠です。
ソフトウェア面ではスピンロックや動的メモリ確保が不規則な遅延スパイクを引き起こします。CPU ガバナーを固定し、メモリロックと非ブロッキングロックフリーバッファを徹底することで、最悪プリエンプション遅延を 15 マイクロ秒未満に抑えます。