Delimitando o Tempo de Execução de Pior Caso em ECUs Multi-Core

Metodologias para análise estática, contenção de cache, interferência de barramento de memória e provas formais para certificação ISO 26262 ASIL-D.

Arm MPAM e Particionamento de Cache

Quando contêineres Linux e RTOS compartilham a cache L3, o infotainment expulsa estados críticos. O Arm MPAM atribui vias dedicadas de cache para a partição de tempo real, garantindo taxas de acerto.

Controle de Largura de Banda do Barramento de Memória

Mesmo com isolamento de cache, acessos simultâneos ao controlador DRAM podem causar inanição. A regulação de largura de banda pausa núcleos não críticos se as filas excederem os limites.

Modelagem por Interpretação Abstrata de pipelines superescalares e previsores de desvio.
Particionamento de cache usando Arm MPAM (Memory System Resource Partitioning).
Regulação de largura de banda de barramento evitando inanição de loops críticos.
Geração de relatórios auditáveis de timing para avaliadores de segurança funcional.

Explorar Portfólio de Domínios